双处理器噪声控制的设计与实验

《双处理器噪声控制的设计与实验》由会员分享，可在线阅读，更多相关《双处理器噪声控制的设计与实验（3页珍藏版）》请在文档大全上搜索。

1、双处理器噪声控制的设计与实验     本文作者：张晓宇 单位：重庆理工大学重庆汽车学院噪声治理问题已经引起广泛关注。有源噪声控制(ActiveNoiseControl，ANC)是较新的一种噪声控制技术，其基本思想是利用附加的次级声源产生与源噪声信号幅值相近、相位相反的信号，使二者相互抵消，达到降噪的目的，适用于低频噪声(500Hz)的控制。在实际应用中，为了扩大降噪空间，提高降噪量，通常需要使用包含多个次级声源和误差传感器的多通道有源噪声控制(MultipleChannelActiveNoiseControl，MCANC)系统。随着通道数的增加，滤波X最

2、小均方(Filter-XLeastMeanSquare，FXLMS)算法的运算量会大幅上升1。这极大地增加了数字信号处理器(DigitalSignalProcessor，DSP)的计算负担，严重时会影响系统的实时响应能力2。为保证系统的实时响应能力，设计了双DSP结构的多通道有源消声系统并进行了试验。结果表明，控制器的运算能力得到增强，系统实时响应速度可以得到保证。1前馈ANC系统图1所示是多通道前馈消声系统框图3。为简化问题，不失一般性，假设图示系统中有J个参考传感器，K个次级声源和M个误差传感器。图1中的x(n)，y(n)分别表示参考信号和控制信号列向量;d(n)为在误差传感器处接收到的初

3、级声场的声信号列向量，称为期望信号;s(n)为在误差传感器处接收到的次级声场的声信号列向量，称为次级声信号。其中控制信号和误差信号满足如下的关系。2ANC系统的时序前馈ANC系统对信号的处理时间有着严格的要求。图2所示是前馈ANC系统的典型信号时序图8。图2中T为ANC系统连续两次参考信号采样的时间间隔，为保证系统正常工作，在此间隔内需完成参考、误差信号的采集，A/D转换、传输，数据处理和控制信号输出，D/A转换等一系列操作。t1为参考、误差信号的采样、转换和传输时间;t2为执行自适应算法，生成控制信号，完成滤波器权值更新所需时间，其中控制信号的产生与输出须在t2时间内完成，滤波器权值更新可部

4、分超出t2时间的限制;t3为控制信号自控制器输出后，转换为模拟信号并传输到各个次级声源驱动其发声所需的时间。为满足ANC系统的实时性要求，应满足如下的时序关系:t1+t2+t3T在t3时间内的所有操作必须在下一个t1周期到来之前完成，如图2所示。3双DSP的数据通信双DSP控制器中的一个DSP用作主机，用于管理系统运行，采集参考、误差信号，以及次级通道在线更新;另一个DSP用作从机，用于执行相关算法，输出控制信号，更新滤波器权值。系统正常工作关键是2个DSP之间正确的数据交换。为保证数据交换的可靠性和实时性，主、从DSP之间使用双口RAM进行数据交换，如图3所示。图中主、从DSP分别选用德州仪

5、器公司的TMS320F240和TMS320C32处理器，双口RAM选用IDT(IntegratedDeviceTechnology)公司的IDT7026型高速16K×16位的双端口RAM。主、从DSP对双口RAM的相同地址单元内的数据进行访问时，会出现以下的4种情况:(1)主、从DSP在不同的时刻存取双口RAM同一地址单元内的数据;(2)主、从DSP在同一时刻对双口RAM的同一地址单元内的数据进行读取操作;(3)主、从DSP在同一时刻分别对双口RAM的某个地址单元执行写入和读取操作;(4)主、从DSP通过各自的端口同时对双口RAM的同一地址单元执行写入数据的操作。其中，前两种情形不会

6、出现数据操作错误，后两种情形可能导致数据操作错误。为避免数据操作错误，一般使用双口RAM的“BUSY”信号线协调主、从DSP在同一时刻对双口RAM相同地址单元的访问，即只有一个DSP可以访问该地址单元数据，而另一个DSP处于等待状态。对于实时性要求很高的有源消声器来说，应尽量避免DSP处于等待状态。因此使用了信号标志(SemaphoreFlag)来协调左、右端口对双口RAM的访问。使用信号标志，某个DSP可以具有对双口RAM的指定地址单元的排它性访问权，在此期间内，另一个DSP可以对其他地址单元进行访问。若主DSP需要访问双口RAM的某个地址单元内的数据时，可以先写入“0”到相应的信号标志，然