第3章逻辑门与组合逻辑-1

《第3章逻辑门与组合逻辑-1》由会员分享，可在线阅读，更多相关《第3章逻辑门与组合逻辑-1（30页珍藏版）》请在文档大全上搜索。

1、3.1 逻辑门逻辑门3.2 组合逻辑电路分析组合逻辑电路分析3.3 组合逻辑电路设计组合逻辑电路设计3.4 组合逻辑电路的险象组合逻辑电路的险象*3.5 组合逻辑电路的计算机设计与仿真组合逻辑电路的计算机设计与仿真第3章 逻辑门与组合逻辑3.1 3.1 逻辑门逻辑门 TTL （Transistor-Transistor-Logic）门门 ： 用晶体管制作。用晶体管制作。 特点：速度快、负载能力强，特点：速度快、负载能力强， 功耗较大、集成度低。功耗较大、集成度低。 MOS（Metal-Oxide- Semiconductor）门门 ： 用用“金属氧化物半导体金属氧化物半导体”绝缘栅场效管制作。

2、绝缘栅场效管制作。 特点：集成度高、功耗低，特点：集成度高、功耗低， 速度较慢、负载能力较弱。速度较慢、负载能力较弱。 实现基本逻辑运算和复合逻辑运算的单元电路称为逻实现基本逻辑运算和复合逻辑运算的单元电路称为逻辑门。按制作材料分为：辑门。按制作材料分为： 目前，目前，MOS门电路的性能得到极大的门电路的性能得到极大的提高，大规模、超大规模集成电路一般采提高，大规模、超大规模集成电路一般采用用MOS工艺制造。工艺制造。 TTL门门CMOS门门超大规模超大规模MOS集成电路集成电路3.1.1 简单逻辑门电路简单逻辑门电路简单逻辑门电路指或门、与门及非门电路，也称基本逻辑门。简单逻辑门电路指或门、

3、与门及非门电路，也称基本逻辑门。 逻辑门由逻辑门由两种两种MOS管构成：管构成：NMOS管、管、PMOS管管NMOS管：管：NMOS管的符号管的符号 G 栅极栅极 D 漏极漏极 S 源极源极 BN 衬底衬底 栅极加高电平，栅极加高电平，漏极与源极间导漏极与源极间导通，通，D-S相当于接相当于接通的开关通的开关 栅极加低电平，栅极加低电平，漏极与源极间截漏极与源极间截止，止，D-S相当于断相当于断开的开关开的开关 PMOS管：管：PMOS管的符号管的符号 G 栅极栅极 S 源极源极 D 漏极漏极 BN 衬底衬底 栅极加低电平，栅极加低电平，源极与漏极间导源极与漏极间导通，通，D-S相当于接相当于

4、接通的开关通的开关 栅极加高电平，栅极加高电平，源极与漏极间截源极与漏极间截止，止，D-S相当于断相当于断开的开关开的开关 1. 1. 非门电路非门电路T5T6VDDT5FAVDDT6A （H）VDDT5T6+-A （L）F （H）F （L）-+ 用用NMOS管和管和PMOS管互补组成的管互补组成的CMOS非门电路。非门电路。 A为输入端，为输入端，F为为输出端。输出端。 输入为高电平时的输入为高电平时的等效电路。等效电路。 T6截止，截止，T5导通。导通。结果输出端经结果输出端经T5接接“地地”，F为低电平。为低电平。 输入为低电平时的输入为低电平时的等效电路。等效电路。 T5截止，截止，T

5、6导通。结导通。结果电源经果电源经T6传到输出端，传到输出端，F为高电平为高电平 。FFFAAA1AF0110FA非门的真值表非门的真值表 非门的逻辑表达式非门的逻辑表达式 非门的逻辑符号非门的逻辑符号 2. 2. 或门电或门电路路CMOS或门电路或门电路 A=1、B =0时的等效电路时的等效电路 +1FFFAAABBBT3T1BAT4T2T5T6FpVDDT3T1B=0A=1T4T2T5T6F=1p=0VDD1非门非门串联串联并联并联FAB或门的真值表或门的真值表 或门的逻辑表达式或门的逻辑表达式 或门的逻辑符号或门的逻辑符号A BF0 000 111 011 113. 3. 与门电与门电路

6、路T3T1BAT4T2T5T6FpVDD非门非门串联串联并联并联&FFFAAABBB与门的逻辑符号与门的逻辑符号A BF0 000 101 001 11与门的真值表与门的真值表 与门的逻辑表达式与门的逻辑表达式 F = A B3.1.2 复合逻辑门电路复合逻辑门电路 将常用的复合运算制成集成门电路，称为复合逻辑门电路。将常用的复合运算制成集成门电路，称为复合逻辑门电路。 1. 1. 与非门电路与非门电路&FFFAAABBBFAB与非门的逻辑符号与非门的逻辑符号与非与非门的门的逻辑表达式逻辑表达式 A BF0 010 111 011 10与非门的真值表与非门的真值表或非门的逻辑符号或非门的逻辑符

7、号或非或非门的门的逻辑表达式逻辑表达式 A BF0 010 101 001 10或非门的真值表或非门的真值表+1FFFAAABBB2. 2. 或非门电路或非门电路FAB与或非门的逻辑符号与或非门的逻辑符号与或非与或非门的逻辑表达式门的逻辑表达式 3. 3. 与或非门电路与或非门电路FABCDA B C DFF1 1FA B C DA B C D+&4. 4. 异或门、同或门异或门、同或门 FAB=1BAFFBAFAB=BAFFBA同或门逻辑门符号同或门逻辑门符号 异或门逻辑表达式异或门逻辑表达式 异或门逻辑门符号异或门逻辑门符号 同或门逻辑表达式同或门逻辑表达式 FABFAB “同或同或”实际

8、上是实际上是“异或异或”之非，因此，之非，因此，“同或同或”逻辑逻辑也叫也叫“异或非异或非”逻辑，其逻辑功能可用逻辑，其逻辑功能可用“异或异或”门和门和“非非”门来实现，故门来实现，故“同或同或”门电路很少用到。门电路很少用到。5三态门三态门 三态门有三种输出状态：低阻抗的三态门有三种输出状态：低阻抗的0、1状态、高阻抗状态。状态、高阻抗状态。 VDDFAFAE1 1G1G2E三态门电路三态门电路三态门逻辑符号三态门逻辑符号 三态门真值表三态门真值表 E AG1 G2F0 01 100 10 011 01 0高阻态高阻态1 11 0高阻态高阻态当当E = 0时时， F = A。表示数据可以从输

9、入端传向输出端。表示数据可以从输入端传向输出端。 当当 E =1时，无论时，无论A为何值，上管和下管均为截止，输出端呈高阻态。为何值，上管和下管均为截止，输出端呈高阻态。输入端与输出端被隔离。输入端与输出端被隔离。 三态门通常用于多路数据的切换。三态门通常用于多路数据的切换。3.1.3 门电路的主要外特性参数门电路的主要外特性参数 开门电平开门电平VON与关门电平与关门电平VOFF 输出高电平输出高电平VOH与输出低电平与输出低电平VOL 扇入系数扇入系数Nr 扇出系数扇出系数Nc VON: 使输出达到标准低电平时，应在输入端施加的最小电平值；使输出达到标准低电平时，应在输入端施加的最小电平值

10、；VOFF: 使输出达到标准高电平时，应在输入端施加的最大电平值。使输出达到标准高电平时，应在输入端施加的最大电平值。VON与与VOFF的差距越大，抗干扰能力越强，但所需驱动信号的幅度越大。的差距越大，抗干扰能力越强，但所需驱动信号的幅度越大。 VOH ：输入端接低电平、输出端开路时，器件输出的实际电平值；：输入端接低电平、输出端开路时，器件输出的实际电平值；VOL ：输入端接高电平、输出端开路时器件输出的实际电平值。输入端接高电平、输出端开路时器件输出的实际电平值。 Nr: 器件的输入端数目。一般为器件的输入端数目。一般为15，最多不超过，最多不超过8。若器件的输入端不够，可采取级联的方式扩

11、展；若器件有多余的输入端，若器件的输入端不够，可采取级联的方式扩展；若器件有多余的输入端，则应在保证所需逻辑功能的前提下，将多余的输入端接则应在保证所需逻辑功能的前提下，将多余的输入端接“地地”或接高电平。或接高电平。 Nc：输出端最多能驱动其它同类门的输入端的个数。标准输出端最多能驱动其它同类门的输入端的个数。标准TTL门为门为8。 平均时延平均时延tPD tPD：信号通过实际逻辑门时，输出信号滞后于输入信号的平均时间。：信号通过实际逻辑门时，输出信号滞后于输入信号的平均时间。 tPHLtPLHAF1AF50%50%1()2PDPHLPLHttt 从输入波形上升沿的从输入波形上升沿的50处，